설명

USB 블래스터 다운로드 케이블은 호스트 컴퓨터의 USB 포트를 인쇄 회로 기판에 장착된 Altera® FPGA와 연결합니다. 케이블은 PC에서 FPGA에 연결된 표준 10 핀 헤더로 구성 데이터를 보냅니다. USB Blaster 케이블을 사용하여 프로토타이핑 중에 구성 데이터를 시스템에 반복적으로 다운로드하거나 제작 중에 시스템에 데이터를 프로그래밍할 수 있습니다.

대부분의 ALTERA FPGA/CPLD 장치, 활성 직렬 구성 장치, 향상된 구성 장치를 지원하며 AS, PS, JTAG 세 가지 다운로드 모드를 지원합니다.

주요 기능

• • 하드웨어 솔루션

    • 
      고속 FT245 + CPLD + 244솔루션, 원래의 ALTERA USB 블래스터와 비슷한 다운로드 속도, 동일한 작동.
      

    • 다운로드 속도는 68013 또는 C8051F 와 같은 다른 체계보다 1-3 배 빠릅니다.

  • 성능

    • 대부분의 ALTERA FPGA/CPLD 장치, 활성 직렬 구성 장치 및 향상된 구성 장치를 지원합니다.

    • AS, PS, JTAG의 세 가지 다운로드 모드를 지원합니다.

    • 고속, 안정 및 내부 FT245R + CPLD 설계.

    • 1.2-5V 프로그래밍 전압을 지원합니다.

    • SignalTap II 내장 논리 분석기를 지원합니다.

    • 임베디드 프로세서 통신 및 디버깅의 Nios II를 지원합니다.

  • 지원되는 소프트웨어

    • Quartus II 통합 개발 환경.

    • NIOS II IDE 통합 개발 환경.

    • NIOS II EDS 통합 개발 환경.

  • 지원되는 장치
    테스트된 장치는 다음을 포함하되 이에 국한되지 않습니다.

    • CPLD: MAX3000, MAX7000A/B/S, MAX9000 및 MAX II 등

    • FPGA: Stratix, Stratix II, 사이클론, 사이클론 II, 사이클론 III, ACEX 1K, APEX 20K 및 FLEX 10K 등

    • 활성 직렬 구성 장치: EPCS1, EPCS4, EPCS16 등

    • 향상된 구성 장치: EPC1, EPC4 등

  • PC에 연결

    • USB 2.0 인터페이스를 통한 컴퓨터 연결.

  • 대상 보드에 연결

    • JTAG, AS, PS 인터페이스를 통한 타겟 보드 연결. 아래 그림 1, 2 및 3 은 서로 다른 인터페이스의 헤더 핀을 보여줍니다.

    그림 1.JTAG 헤더 핀
    

    그림 2.헤더 핀아웃 AS
    

    그림 3.PS 헤더 핀
    

LED 상태

• • 빨간색 LED: 전원 표시기

  • 녹색 LED: 신호 표시기, 다운로드/프로그래밍 중에 LED가 켜져 있음

다운로드

개발 자원:사용자 설명서, 소프트웨어 등
위키:

패키지 내용물

무게:0.097 kg